SEMICONDUCTOR DEVICE

Publication number: JP8097318 (A)

Publication date:

1996-04-12

Inventor(s):

EMORI FUMIAKI

Applicant(s):

NIPPON ELECTRIC CO

Classification:

- international:


H01L23/04; H01L23/02; H01L23/02; (IPC1-7): H01L23/04

- European:

Application number: JP19940235159 19940929 Priority number(s): JP19940235159 19940929


Abstract of JP 8097318 (A)


PURPOSE: To provide a semiconductor device in a container structure with effective high-frequency shielding. CONSTITUTION: A circuit board 20 for mounting a semiconductor device 31 on the face thereof has a side face with a recessed part 27. A projected part 14 formed on a side wall 13 of a metallic cap 10 is fitted to the recessed part 27. The projected part 14 is put in contact with an inner-face conductive film 28 formed on an inner face of the recessed part 27.



Also published as:

P2600620 (B2)





Data supplied from the esp@cenet database — Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-97318

(43)公開日 平成8年(1996)4月12日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 23/04

G

請求項の数5 OL (全 6 頁) 審査請求 有

(21)出願番号

特願平6-235159

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日

平成6年(1994)9月29日

(72)発明者 江森 文章

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 半導体装置

(57)【要約】

【目的】薄型化が実現できかつ十分の高周波シールド効 果が得られる容器構造を有する半導体装置を提供する。

【構成】表面に半導体素子31を搭載する回路基板20 の側面に凹部27を形成し、金属キャップ10の側壁1 3に形成された凸部14を凹部27に嵌合し、かつ凹部 27の内面に形成された内面導電膜28に凸部14を接 触させる。





1

【特許請求の範囲】

【請求項1】 表面に半導体素子を搭載する回路基板の 側面に凹部が形成され、前記半導体素子を覆う金属キャ ップの側壁に形成された凸部が前記凹部に嵌合し、かつ 前記凹部の内面に形成された内面導電膜に前記凸部が接 触していることを特徴とする半導体装置。

【請求項2】 前記回路基板の裏面に裏面導体膜が形成 され、前記内面導体膜と前記裏面導体膜とが前記回路基 板の内部で導通していることを特徴とする請求項1記載 の半導体装置。

【請求項3】 前記回路基板は3層以上のグリーンシー トを積層して焼結することにより形成され、中間に位置 する前記グリーンシートの形状により前記凹部が形成さ れていることを特徴とする請求項1記載の半導体装置。

前記凹部は長方立方体の形状であり、前 【請求項4】 記長方立方体の長方形の上面および下面に前記内面導体 膜がそれぞれ形成され、前記凸部の形状は前記凹部の形 状に対応して長方の形状であることを特徴とする請求項 1記載の半導体装置。

【請求項5】 前記金属キャップは金属平板を3辺折り 20 た。 曲げた側壁構造を有し、このうち対向する2つの側壁に 形成された前記凸部はくの字形のプレスラインを有して いることを特徴とする請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置に係わり、特 に高周波用に適した容器を有する半導体装置に関する。 [0002]

【従来の技術】図5乃至図7を参照して従来の半導体装 置をそれぞれ説明する。

【0003】図5 (B) は、上面の前方に端子54Tが 配列形成され側面56を有するガラスエポキシの多層基 板による回路基板54を示す斜視図である。図5(A) は、背面側壁53および側面側壁52を有する金属キャ ップ51である。金属キャップ51の側壁52を回路基 板54の側面56に単に嵌め込むだけで回路基板54上 に搭載されている半導体素子 (図示省略) の容器を成し 全体で半導体装置を構成している。

【0004】図6(B)は、半導体素子を搭載する回路 基板(図示省略)を載置する上面65および側面66を 40 有する放熱板64を示す斜視図であり、側面66には溝 67が形成されている。図6 (A) は、側壁62を有す る金属キャップ61を示す斜視図であり、側壁62の下 部に取り付け用爪63が形成されている。取り付け用爪 63を溝67に嵌合させスライドさせて放熱板の上面6 5の上に金属キャップ61を位置させることにより容器 となり全体で半導体装置を構成する。このようにスライ ド式に放熱板に金属キャップを取り付ける方法は、例え ば実開平3-39850号に開示されている。

スにより加工した金属キャップ71を示す斜視図であ り、背面側壁73に2個の取り付け爪74が形成され、 前面取付け部材72に1個の取り付け爪74が形成され ている。図7 (B) は、上面に半導体素子 (図示省略) を搭載し上面前方に端子76 丁が配列形成されたアルミ ナによる回路基板76を金属板75上に配置した構造を 示す斜視図であり、金属板75の背面側壁77および前 面取付け部材78にはそれぞれ金属キャップ71の取り 付け爪74に対応した取り付け孔79が形成されてい 10 る。

【0006】図7 (C) は金属キャップ71の取り付け 爪74を金属板75の取り付け孔79に挿入嵌合して取 り付けた状態を示す拡大断面図である。

[0007]

【発明が解決しようとする課題】図5に示す従来技術で は、金属キャップの側壁を上方から回路基板の側面に単 に嵌め込むだけであるから金属キャップが抜けやすく、 かつ高周波的な導通が不確実であり、このために金属キ ャップを高周波シールドとして用いることができなかっ

【0008】図6に示す従来技術では、キャップのキャ ップ取り付け用爪63の厚さ(図で縦方向の寸法)が例 えば0. 4mmに対し、放熱板の溝67の溝幅(図で縦 方向の寸法) は、スライドさせて取り付けるクリアラン ス分を含め例えば0. 45mmとなることからガタを有 し、これによりキャップの高周波的な導通が不確実とな りシールド効果が得られなかった。

【0009】図7に示す従来技術では、キャップ71の 取り付け爪74と金属板75の取り付け孔79とを噛み 合わせていたため、この噛み合わせに必要な高さ寸法A (図7 (C)) が例えば3 mm必要であった。したがっ て容器全体の高さ、すなわち半導体装置の高さH(図7 (C))を例えば4mm以下に薄型化することができな かった。

【0010】したがって本発明の目的は、薄型化が実現 できかつ十分の高周波シールド効果が得られる容器構造 を有する半導体装置を提供することである。

[0011]

【課題を解決するための手段】本発明の特徴は、表面に 半導体素子を搭載する回路基板の側面に凹部が形成さ れ、前記半導体素子を覆う金属キャップの側壁に形成さ れた凸部が前記凹部に嵌合し、かつ前記凹部の内面に形 成された内面導電膜に前記凸部が接触している半導体装 置にある。ここで前記回路基板の裏面に使用中に接地電 位となる裏面導体膜が形成され、前記内面導体膜と前記 裏面導体膜とが前記回路基板の内部で導通していること が好ましい。また、前記回路基板は3層以上のグリーン シートを積層して焼結することにより形成され、中間に 位置する前記グリーンシートの形状により前記凹部が形 【0005】図7(A)は、金属板を折り曲げまたプレ 50 成されていることが出来る。実際上は、前記凹部は長方

に固定される。

立方体の形状であり、前記長方立方体の長方形の上面お よび下面に前記内面導体膜がそれぞれ形成され、前記凸 部の形状は前記凹部の形状に対応して長方の形状であ る。また、前記金属キャップは金属平板を3辺折り曲げ た側壁構造を有し、このうち対向する2つの側壁に形成 された前記凸部は「く」の字形のプレスラインを有して いることができる。

[0012]

【作用】上記構成によれば回路基板の側面の凹部に金属 キャップの側壁の凸部が直接嵌合しているから、半導体 10 装置の全体の高さを3.0mm以下例えば約2.4mm に薄膜化することができる。また、回路基板の接地電位 にすることができる内面導電膜に金属キャップの凸部が 接触しているから金属キャップによる十分の高周波シー ルド効果が得られる。

[0013]

【実施例】以下、図面を参照して本発明を説明する。

【0014】図1は本発明の実施例を示す図であり、

(A) は金属キャップの斜視図、(B) は半導体素子等 を搭載した回路基板の斜視図、(C)は金属キャップを 20 回路基板に挿入嵌合して得られた半導体装置の一部断面 図である。

【0015】図2は図1 (B) の回路基板の上層のセラ ミック層の母材料のグリーンシートを示す図であり、

- (A) は上面図、(B) は(A) のB-B部の断面図、
- (C) は底面図である。

【0016】図3は図1(B)の回路基板の中間層のセ ラミック層の母材料のグリーンシートを示す図であり、

- (A) は上面図、(B) は(A) のB-B部の断面図、
- (C) は底面図である。

【0017】図4は図1(B)の回路基板の下層のセラ ミック層の母材料のグリーンシートを示す図であり、

- (A) は上面図、(B) は(A) のB-B部の断面図、
- (C) は底面図である。

【0018】図1 (A) において、厚さ0. 1mmの銅 ニッケル合金板をプレスにより成形し3辺を折り曲げ て、上面11と背面側壁12と左右の側面側壁13から 金属キャップ10を構成している。側面側壁12の幅W 1 は9.5mmであり、またくの字形のプレスラインに よる凸部14が内側に突出して形成されている。

【0019】図1 (B) において、厚さ0. 254mm の上層のアルミナ (A12 O3) 板23、厚さ0.25 4mmの中間層のアルミナ板22、厚さ0. 254mm の下層のアルミナ板21から回路基板20が構成され、 平面寸法はLが20mm、Wが14mmである。また、 中間層のアルミナ板22の対向する両側面(W=14m mの面) にそれぞれ10mmの幅W2 にわたって深さ 0. 2 mm後退して凹部 2 7 を形成している (図1 (C) のDが0.2mm)。下層のアルミナ板21の下 面の少くとも凹部27の内面となる箇所に同様の導体膜 28が形成されている。中間層のアルミナ板22の下面 には下層のアルミナ板21の上面の導体膜28と同じパ ターンの導体膜28が形成され、上面にも選択的に導体 膜28が形成されている。上層のアルミナ板23の下面 の少くとも凹部27の内面となる箇所に導体膜28が形 成されている。そしてこれら導体膜はアルミナ基板内の 貫通孔を通して全て接続されているから、下層のアルミ ナ板21の下面の全面の導体膜28を半導体装置の使用

【0020】さらに上層のアルミナ板23の上面に端子 26 Tを含む回路パターン26 がメタライズにより形成 されて、上層および中間層のアルミナ板23,22に素 子搭載用の開口25が形成されている。

状態で接地することにより全ての導体膜28が接地電位

【0021】例えば1GHzで利得30dBの2段増幅 器を得るために、半導体素子のGaAsFET33をそ れぞれの開口25内に搭載し、その入出カリード端子を 回路パターン26に接続し、容量素子等のチップ部品3 3を回路パターン26上に搭載する。

【0022】なお上記説明において導体膜28は、下層 のアルミナ板21の下面は全面に形成され他の面には選 択的に形成されている。しかし他の面も全面に形成する こともできる。

【0023】また例えば図2乃至図4に示すグリーンシ ートをそれぞれ焼結し、これにより得られた各アルミナ 板の導体膜どうしをAgロー付けにより貼り合わせて切 断分離して多層基板20を構成することができる。

【0024】あるいは図2万至図4を示して説明する実 30 施例のように、グリーンシートを積層して焼結後に切断 分離して多層基板20を得ることもできる。

【0025】図1 (C) において、金属キャップ10を 半導体素子31やチップ部品33を搭載した回路基板2 0に挿入して構成された実施例の半導体装置を示す。

【0026】この半導体装置は全体の高さHが例えば 2. 5mmと箔型化し、金属キャップ10の側壁13の 「く」の字形状の凸部14を回路基板20の横方向の深 さDが0.2mmの凹部27に嵌合噛み合せることによ りガタを生じることなく金属キャップが回路基板に固定 され、かつ、金属キャップの凸部14と凹部27の上内 面および下内面の導体膜28に接触させることにより金 属キャップは接地電位に固定されて半導体素子31やチ ップ部品33に対する十分の高周波シールド効果を有す る。

【0027】図2乃至図4のそれぞれに示すグリーンシ ートはアルミナ粉末とフラックスと有機結合剤と可塑剤 と溶剤とを混合して得られたスラリー状の未完成の膜厚 0. 254mmの軟質セラミックシートであり、これら を積層し例えば約150℃で加熱加圧してグリーンシー 面の全面にメタライズによる導体膜28が形成され、上 50 ト積層体を形成した後、例えば約1500~1600℃

5

の高温で焼結し、表面のメタライズ膜にN 1 メッキやA u メッキを施し、2 点鎖線で示す切断線40を切断して図1(B)に示す回路基板20となる。また、導体膜や回路パターンを形成するメタライズは、タングステン系ペーストやモリブデン系ペーストをスクリーン印刷法で形成することができる。

【0028】まず図2に示す上層のセラミック板23の母材であるグリーンシート23Lにおいて、半導体素子搭載用の開口25を貫通形成し、上面に端子26Tを含む回路パターン26が形成され、下面に導体膜28が形 10成されている。切断線40に囲まれた1個の回路基板領域において、下面の導体膜28の左右の箇所は本発明の凹部27(図1)の内上面の導体膜であり、下面の導体膜28のその他の箇所は上面の回路パターン26に対応してその下に配置されている。この配置により回路パターンが分布定数回路の場合に、セラミック板23の膜厚の設定とともに所定のインピーダンスを得ることができる。

【0029】次に図3に示す中間層のセラミック板22の母材であるグリーンシート22Lにおいて、上層グリーンシート23Lの開口25と同一の箇所に半導体素子搭載用の開口25を貫通形成し、上面に、上層グリーンシート23Lの下面の導体膜28と対向配置するように導体膜28が形成され、また下面にも上面と同一の箇所に導体膜28が形成されている。そしてこのグリーンシート22Lの上面の導体膜28と下面の導体膜28とは直径0.5mmの貫通孔29内を充填する導体膜28により接続されている。

【0030】さらにこの中間層のグリーンシート22Lでは、図で縦方向を延在する切断線40を跨いて長方形 30の開口27Cが形成されている。この開口27Cの片側27,27が、図で左右の回路基板において、それぞれ本発明の凹部27(図1)を形成する。

【0031】次に図4に示す下層のセラミック板21の母材であるグリーンシート21Lにおいて、上面の導体膜28の左右の箇所は本発明の凹部27(図1)の内下面の導体膜であり、下面の全面に導体膜28が形成され、上面の導体膜28と下面の導体膜28とは直径0.5mmの貫通孔29内を充填する導体膜28により接続されている。

[0032]

【発明の効果】以上説明したように本発明は金属キャップ10の側壁13の凸部14と、回路基板20の上層セラミック基板23の下面の接地導体膜28および下層セラミック基板21の上面の接地導体膜28とが、凹部27において例えば10mmの上下辺で線接触し、これが両側面の2箇所に存在する。したがって、高周波シールド性が向上し、図1の実施例の構造は図7の従来技術と比較して、例えば周波数が3GH2における回路安定係数のKファクター(Sパラメータで得られるファクター 50

6
であり、この値が大きいほど発振が発生しないで安定な動作となる)が2から5に改善する効果を有する。

【0033】また、金属キャップとの噛合の為のストロークが3層からなるシート厚、例えば各層0.254mmとして0.76mm内に収まることにより、回路基板20の上面、すなわち上層セラミック板23の上面と金属キャップ10との間のクリアランスが搭載チップ部品33の高さ例えば0.5mmの3倍の1.5mmですむことから、この実施例の半導体装置の全体の高さH(図1(C))は金属キャップの0.1mmの板厚を考慮しても約2.4mmの籍型となる。

【0034】このように本発明によれば、金属キャップによる十分の高周波シールド効果が得られ、かつ全体の高さが3.0mm以下例えば約2.4mmに轉型化された半導体装置が実現できる効果を有する。

【図面の簡単な説明】

【図1】本発明の実施例を示す図であり、(A) は金属キャップの斜視図、(B) は半導体素子等を搭載した回路基板の斜視図、(C) は金属キャップを回路基板に挿入嵌合して得られた半導体装置の一部断面図である。

【図2】図1 (B) の回路基板の上層のセラミック層の 母材料のグリーンシートを示す図であり、(A) は上面 図、(B) は(A) のB-B部の断面図、(C) は底面 図である。

【図3】図1 (B) の回路基板の中間層のセラミック層の母材料のグリーンシートを示す図であり、(A) は上面図、(B) は(A) のB-B部の断面図、(C) は底面図である。

【図4】図1 (B) の回路基板の下層のセラミック層の 母材料のグリーンシートを示す図であり、(A) は上面 図、(B) は(A) のB-B部の断面図、(C) は底面 図である。

【図5】従来技術を示す図であり、(A)は金属キャップの斜視図、(B)は回路基板の斜視図である。

【図 6】他の従来技術を示す図であり、(A) は金属キャップの斜視図、(B) は放熱板の斜視図である。

【図7】別の従来技術を示す図であり、(A)は金属キャップの斜視図、(B)は回路基板を金属板上に配置した構造を示す斜視図、(C)は金属キャップを金属板に取り付けた状態を示す拡大断面図である。

【符号の説明】

- 10 金属キャップ
- 11 上面
- 12 背面側壁
- 13 側面側壁
- 14 凸部
- 20 回路基板
- 21 下層のアルミナ板
- 21L 下層用のグリーンシート
- 50 22 中間層のアルミナ板

8

7

	7
2 2 L	中間層用のグリーンシート
2 3	上層のアルミナ板
2 3 L	上層用のグリーンシート
2 5	開口
2 6	回路パターン
2 6 T	端子
2 7	凹部
27C	凹部用の開口
28	導体膜
29	貫通孔

 29
 貫通孔


 31
 GaAsFET (半導体素子)


33 チップ部品 40 切断線 51 金属キャップ 52 側面側壁 53 背面側壁 54 回路基板


端子

54T

【図1】







56 側面

61 金属キャップ

62 側壁

63 取り付け用爪

6 4 放熱板

65 上面

66 側面

67 溝

71 金属キャップ

10 72 前面取付け部材

73 背面側壁

74 取り付け爪

75 金属板

7 6 回路基板


76T 端子


77 背面側壁


78 前面取付け部材

79 取り付け孔


【図2】







【図6】



【図3】 [図4] 0 0 BŁ 0 0 **(**c) 【図5】 【図7】